азывалось, схема дифференциального усилительного кас-, Как ккает подачу входных сигналов одновременно на оба входа када Д°ПУ g 33 б). Дифференциальное входное напряжение при сиг-

(см- Ригс;

неодинаковой полярности будет равно UBX =

яжении а з-ь часто

налах вху вХа2 дифференциальное выходное напряжение [/ВЬ1Х

п едставляет интерес также подключение входных напряжс яковой полярности, т. е. двух совпадающих по фазе (с и н ф °ДИН) сигналов. Дифференциальный каскад позволяет решат Н Ы ечающуюся на практике задачу сравнения с высокой степенью всТР и значений напряжений входных сигналов или увеличения т°чоазности. Это, в частности, объясняет название дифференциальна каскад . При наличии двух синфазных входных сигналов дифференциальное выходное напряжение пропорционально разности

- и

вых = Кия (вх! - вха)

(2.135)

При подаче на входы двух сигналов одинаковой полярности необходимо учитывать возможность появления на выходах сУВЫх1, с/вых2 так называемой выходной синфазной ошибки. Она обусловливается наличием на обоих входах одинакового постоянного напряжения (постоянной составляющей), равного наименьшему из напряжений с7вх(, £/вх2. Если, например, UBKl > £/вх2, то напряжение [/вх1 можно рассматривать как синфазное напряжение £еинф, приложенное одновременно к обоим входам, а разность £/вх1 - - с/вх2 = <?г - как дифференциальное входное напряжение между входами. При Rn = i?r2 =0 появление выходной синфазной ошибки можно показать на примере схемы рис. 2.36, а.

В дифференциальном каскаде рис. 2.36, а с идеальным источником стабильного тока /э при <?г = 0 и общем напряжении £синф напряжение баланса £/бал = UKl = U[i2 не должно изменяться. Однако наличие синфазного напряже-ния синФ приводит к повышению напряжения UK3 транзистора Т3 (см. рис. 2.33, а), используемого в схеме в качестве источника стабильного тока, что при неидеальности источника вызывает некоторое увеличение тока /э. Это обусловливает положительные прира-Щения токов эмиттера и коллектора транзисторов Г4 и Тг Уменьшение на А[/бап напряжения баланса с/бал (рис. 2.36,6). фи подаче синфазной э. д. с Отрицательной поляоности vno- Рис> 2-36 Схема дифференциального Вень Кап каскада прн наличии синфазного вход-

ам оаланеа увеличивается на ного напряжения (а); потенциальная

бал- При еГ i> 0 напряжения диаграмма выходных цепей (б)

/ faff

на коллекторах получают приращения относительно напр ния £/6ал=Ь А£/бал. Иными словами, ±А[/бал проявляется на ходах и*ЫХ1, £/вых2 как величина синфазной ошибки при усиле При одинаковых параметрах транзисторов Т и Т2 наличие синфа: э. д- с. не вызывает появления синфазной ошибки на дифференциале выходе каскада. Учет синфазных ошибок усиления важен в мн каскадных УПТ с дифференциальным каскадом на входе.

Синфазную ошибку усиления оценивают коэффициент синфазной передачи каскада Ксинф = А<Убал/£си,1ф, к

Рис. 2.37. Схема дифференциального личина КОСС может составл каскада с динамическими нагрузками inn R

нении дифференциальных усилительных каскадов вместо рез торов RK широко используют транзисторы, выполняющие фу:, цию динамических нагрузок каскада. Подобн схемы позволяют обеспечить существенно большие значения эффициента усиления Кия по сравнению с рассмотренной схем имеющей резистивные нагрузки, что важно при создании многок кадных УПТ. Пример построения одной из схем таких каскадов казан на рис. 2.37.

Транзисторы Ts, Г4 р-п-р-тшпа, выполняющие функцию дина ческих нагрузок каскада, близки по параметрам. При этом транз тор Т3 используется в качестве диода. Ток /к1 транзистора Tit п текающий также через транзистор Г3, создает напряжение (7бэз, о ределяющее входное напряжение {/бэ4. Поскольку транзисторы \ Г4 близки по параметрам, ток /к4 будет близок к /к1 (это свойст получило название токового зеркала). В этом, в частност заключается главная особенность рассматриваемой схемы. Выходи дифференциальный сигнал снимается с коллектора транзистора Ti-

При ег = 0 схема находится в режиме покоя (баланса). Токи /к1[ = /К2 = Ток /и4 протекает через транзистор Tz; /н

с/вых = о. ;

Предположим, что источник входного сигнала ег имеет пол ность, показанную на рис. 2.37. Входной ток /вх, протекающий п

рый обычно много меньше ницы. Качество дифференци ного каскада характеризу отношением Ксинф/Ксд, пок вающим способность к ас л различать малый диффере1 альный сигнал на фоне б шого синфазного напряжен Выражение 20lg(KCBJi<tJKuJ С растеризует коэффи ци ослабления синфа ного сигнала (КО дифференциального каск, В современных дифференци ных усилительных каскадах

от -60 до -100 дБ.

При интегральном исп

йствием сигнала ег, увеличивает ток /б1 и уменьшает ток /б2.

Л ЛпОАШЛУ TPiKTlTA CtPT H4UPHPHHP КТ.ТТ TTPWTr>niTUlV ТГМ^ГМЗ *

ряжение на выходе UBUX = 2pVBx.RH. Подача входного напря-ния противоположной полярности вызывает изменение направления токов /вх. и полярности напряжения -Увых.

коэффициент усиления каскада по напряжению

При Rr =°

Kv =

2р/?н

/?г + 2[гб + (1 +р) л,]

/0 + (1 + р) г.

(2.136)

(2.137)

В числитель выражения (2.134) входит сопротивление 7?к каскада (см. рис 2.33, а), а в числитель выражения (2.137) - сопротивление RB. В многокаскадных УПТ Ra является входным сопротивлением последующего каскада, величина которого с помощью средств современной схемотехники может быть обеспечена порядка нескольких сотен килоом. Создание же сопротивлений RK подобной величины при интегральном исполнении каскадов затруднено, поскольку резис-тивные слои на поверхности кристалла микросхемы занимали бы чрезмерно большую площадь. В связи с этим коэффициент Кил в простейшем дифференциальном каскаде составляет несколько десятков, а в каскаде с динамическими нагрузками - несколько сотен.

Для дифференциальных усилительных каскадов, а также УПТ на их основе важным параметром является входное сопротивление. Сопротивление вх, равное сумме входных сопротивлений транзисторов Tv Т2 (RBX = 2гвх), использовалось ранее

ивыШ Я>

при расчете входных токов [см. выражение (2.128)] определяет сопротивление нагрузки для источника входного сигнала, поэтому сопротивление RBX целесообразно иметь возможно большим. Поскольку входная характеристика транзистора нелинейна (см. рис. 1.28, б), высокому входному сопротивлению будет соответствовать выбор малых базовых токов в режиме покоя (токов смещения) и соответствен-но Малых токов /э. При этом дссти-жимые значения входного сопротивления составляют десятки и сотни килоом.

Существенное повышение (до десятков мегом) входного сопротивления да-т выполнение дифференциального кас-аДана полевых транзисторах (рис. 2.38).

Величина RB

Рис. 2.38. Схема дифференциального каскада на полевых транзисторах